[오오츠키 데츠야] 일본 도쿄도 신주쿠구 니시신주쿠 2초메 4-1000-000 본 발명의 수지 봉지형 반도체 장치는 전극부와 부착면을 갖는 반도체 소자와, 반도체 소자가 설치되는 설치면을 가지고 반도체 소자를 냉각하는 방열체와, 반도체 소자와 방열체와의 사이에 개재하고 반도체 소자의 부착면의 범위내에 들어가는 형상으로 설치면에 설치되는 접합층과, 반도체 소자와 접착층을 접착하는 접착층과, 리드와, 리드와 반도체 소자의 전극부를 접속하는 와이어와, 반도체 소자, 방열체, 리드의 일부 및 와이어를 봉지하는 수지 패키지를 포함한다.

[오오츠키 데츠야, 나리타케 이사오] 일본국 도꾜도 미나도꾸 시바 5쪼메 7방 1고000-000 (a) 계층화된 상보형의 제1 비트선(SBL, /GBL), (b) 계층화된 상보형의 제2 비트선(/SBL, GBL), (c) 제1 비트선(SBL, /GBL)에 전기 접속된 제1 센스 증폭기(30), (d) 제1 비트선(SBL, /GBL) 및 제2 비트선(/SBL, GBL) 모두에 전기 접속된 적어도 하나의 제2 센스 증폭기(5)를 구비하며, (e) 각각의 제2 센스 증폭기(5)에 대해 제1 및 제2 비트선(SBL, /GBL; /SBL, GBL) 사이에 위치된 커패시터(12, 13)와, (f) 제1 및 제2 비트선(SBL, /GBL; /SBL, GBL) 사이에 커패시터(12, 13)와 직렬로 배열된 전송 게이트를 구비하는 것을 특징으로 하는 다이내믹형 반도체 메모리 장치가 제공된다. 다이내믹형 반도체 메모리 장치는 두 트랜지스터들 및 한 커패시터를 가지는 종래의 메모리 셀을 사용하지 않고 한 개의 트랜지스터 및 한 개의 커패시터로 구성된 메모리 셀을 채용함으로써 단일 메모리 셀에 2비트 데이터를 저장할 수 있게 한다. 그러므로 다이내믹형 반도체 메모리 장치는 칩 면적의 상당한 감소를 보장한다,

[구라치 요시야, 스다 데츠야, 오노 마사에, 도다 마사토시, 오오츠키 하루코, 미즈하라 가즈미, 요시무라 도모나리] 일본 도쿄도 108-8506 미나토쿠 코난 1-쵸메 6-41 본 발명은 제조가 용이하고, 종래의 복수의 시트의 기능을 겸비한, 액정 TV 등에 요구되는 휘도와 시야각 특성의 양쪽을 만족하는 광편향 시트를 제공하는 것이다. 본 발명의 광편향 시트는, 시트 형상의 기재와, 상기 기재의 한쪽 면에 형성된 제 1 렌즈부를 구비한 제 1 편향 렌즈 시트와, 시트 형상의 기재와, 상기 기재의 한쪽 면에 형성되어 선단에 평탄부를 갖는 제 2 렌즈부를 구비한 제 2 편향 렌즈 시트를 구비하고, 상기 제 1 편향 렌즈 시트의 렌즈부의 평탄부와, 상기 제 2 편향 렌즈 시트의 기재의 다른쪽 면이 투명 재료로 접합되어 있다.

[오오츠키 데츠야, 이토 다다미] 일본국 도교도 신쥬구구 니시신주구 2-4-1 수지밀폐형 반도체장치는 방열체와, 반도체소자와, 이 반도체소자의 주위에 이격되어 뜬 상태에서 설치된 프레임리드와, 이 프레임리드로부터 연장하여 설치되어 리드지지부를 통해 설치면에 접착되는 복수의 리드를 포함한다. 리드는, 상부금형에 의해서 눌려지고, 방열체를 하부금형에 눌러서 수지가 들어가지 않도록 되어 있으며, 리드에는 박편부가 형성되어 있기 때문에, 리드지지부에서 벗겨지지 않도록 되어 있다.

[오오츠키 데츠야, 이토 다다미] 일본 도쿄도 신주쿠구 니시신주쿠 2초메 4-1000-000 수지밀폐형 반도체장치는, 방열체와, 반도체소자와, 이 반도체소자의 주위에 이격되어 뜬 상태에서 설치된 프레임리드와, 이 프레임리드로부터 연장하여 설치되어 리드지지부를 통해 설치면에 접착되는 복수의 리드를 포함한다. 리드는, 상부금형에 의해서 눌려지고, 방열체를 하부금형에 눌러서 수지가 들어가지 않도록 되어 있으며, 리드에는 박편부가 형성되어 있기 때문에, 리드지지부에서 벗겨지지 않도록 되어 있다.

[오오츠키 데츠야, 나리타케 이사오] 일본국 도꾜도 미나도꾸 시바 5쪼메 7방 1고000-000 (a)제 1 계층화된 상보형 비트선(SBL, /GBL), (b)제 2 계층화된 상보형 비트선 (/SBL, GBL), (c)제 1 비트선(SBL, /GBL)에 전기 접속된 제 1 센스 증폭기(30) (d)제 1 비트선(SBL, /GBL) 및 제 2 비트선(/SBL, GBL) 양쪽에 전기 접속된 적어도 한 개의 제 2 센스 증폭기(5)를 구비하며 (e)각각의 제 2 센스 증폭기(5)에 대해 제 1 및 제 2 비트선(SBL, /GBL; /SBL, GBL) 사이에 위치된 커패시터(12, 13)와, (f)제 1 및 제 2 비트선(SBL, /GBL; /SBL, GBL) 사이에 커패시터(12, 13)와 직렬로 배열된 트랜스퍼 게이트를 특징으로 하는 다이내믹형 반도체 메모리 장치가 제공된다. 다이내믹형 반도체 메모리 장치는 두 트랜지스터들 및 한 커패시터를 가지는 종래의 메모리 셀을 사용하지 않고 한 개의 트랜지스터 및 한 개의 커패시터로 구성된 메모리 셀을 채용함으로써 단일 메모리 셀에 2비트 데이터를 저장할 수 있게 한다. 그러므로 다이내믹형 반도체 메모리 장치는 칩 면적의 상당한 감소를 보증한다.